29
/
en
AIzaSyAYiBZKx7MnpbEhh9jyipgxe19OcubqV5w
April 1, 2024
89415
30690
2

Itanium 2 (8h 57min, feb 15, 2002 y – 23h 44min, oct 22, 2002 y)

Description:

Todos los procesadores Itanium 2 comparten una misma jerarquía de memoria caché. Todos tenían una caché de nivel 1 de 16 KB para instrucciones y otra de 16 KB para datos. La caché de nivel 2 está unificada (es la misma para datos e instrucciones) y tiene un tamaño de 256 KB. La caché de nivel 3 también está unificada y varía el tamaño desde los 1,5 MB hasta los 9 MB. En una elección interesante del diseño, la caché de nivel 2 contenía suficiente lógica para el manejo de las operaciones de los semáforos (mecanismos de sincronización del kernel) sin molestar a la ALU. El bus del Itanium 2 tenía velocidades desde 200 MHz hasta los 533 MHz.

Added to timeline:

1 Dec 2017
0
0
357
Microprocesadores
mi

Date:

8h 57min, feb 15, 2002 y
23h 44min, oct 22, 2002 y
~ 8 months
PremiumAbout & FeedbackTermsPrivacy
logo
© 2022 Selected Technologies LLC – Morgan Hill, California