PICO-HD3 RAPTORS
Category: Other
Updated: 5 Feb 2020
Schedule Record for this PCB project.
Contributors
Created byDino Huang
Attachments
Events
7/24
聯繫上Layout廠商
---研耀
並請板廠試算
疊構與阻抗匹配7/30
給研耀先建
FPGA & ASIC的
footprint7/18 開始畫
Schematics
PICO_HD3_RAPTORS_0718.DSN8/14 update第一版Netlist
給研耀做placement
&HIROSE的SPEC寄了6份SPEC
給廠商建footprint
提供SPEC的料件對應表
# U21 BGA-81P-0_5MM-A EP9351-Explore.pdf
# U50 HTSOP-J8 bdxxgc0wefj-e.pdf
# IC4 LMG1210RVRR LMG1210.pdf
# S1 OS102011MA1QN1 os-1382783.pdf
# J1 TC358746AXBG TC358748XBG_datasheet_en_20171011
# T1 TRS\ATB322524 ATB322524-0110.pdf8/16畫好MIPI線路8/2跟信邦要
free sample8/19畫好機構圖.DXF並寄給廠商8/20給廠商HDMI & DH-0355 SPEC
更新PICO_HD3_RAPTORS_0820.DSN
Review廠商寄回的placementPICO_HD3_RAPTORS_0729.DSN8/21寄了初版Layout Rule給廠商
作為彼此溝通的文件。8/22
AP65450的FB電路有小修改
更新DSN檔
以及更新過後的Layout Rule8/23
修正off-page & power connector混用造成的接線問題
更新DSN8/26
擴大機構尺寸
更新DSN & Netlist8/27詢問是否可達成100-H法則?8/28
把UART, FIRMWARE, FX3_RST, FPGA_RST擺到對應位置。
另外S5~S8 改為SA~SD，並請幫我改成橫放，地腳靠板邊側。8/29
接地孔，與零件擺放又做了一些調整
目的: 透過多點接地方式，減少RF電流影響。
且PTH與PTH之間距離不超過10CM
for TTL Freg,max =150MHz8/30 Review Placement
PD電路的元件放在TOP 層
擺放如所畫的位置9/2 更新機構圖
sensing元件的擺放
發現有些太遠，以及相對位置需要調整9/6 更新DSN:
更改許多RC為0402
以及只有走線層做地平面分割
參考層不做分割，使用一大片統一的地9/9 研究高速電路回流路徑分析
更新地分割如下
PWR_GND
ANALOG_GND
HV_GND
DGND9/11要求廠商更改placement9/12
要求更改許多元件擺放
發現DH-0355
footprint畫錯9/16
更新機構圖
修改許多元件placement9/17 開始走線
以開會完的Layout Rule版本進行走線。
並作為討論的依據。
希望是每走完一部分電路
或者是每天update給我看Periods
Schematics drawingPart PlacementLayout大改Schematics
FPGA轉90度
Comments